搜索结果
查询Tags标签： 时钟，共有 200条记录-
PAT 1026 程序运行时间 (15 分) C++
1026 程序运行时间 (15 分) 要获得一个 C 语言程序的运行时间，常用的方法是调用头文件 time.h，其中提供了 clock() 函数，可以捕捉从程序开始运行到 clock() 被调用时所耗费的时间。这个时间单位是 clock tick，即“时钟打点”。同时还有一个常数 CLK_TCK，给出了机器时…
2022/1/25 12:34:24 人评论 次浏览 -
【正点原子MP157连载】 第十五章 IP核之FIFO实验-摘自【正点原子】STM32MP1嵌入式Linux驱动开发指南V1.7
1）实验平台：正点原子STM32MP157开发板 2）购买链接:https://item.taobao.com/item.htm?&id=629270721801 3）全套实验源码+手册+视频下载地址：http://www.openedv.com/thread-318813-1-1.html 4）正点原子官方B站：https://space.bilibili.com/394620890 5）正点原…
2022/1/23 7:06:07 人评论 次浏览 -
Java—计时时钟（理解对象交互）
思路 分析时钟，我们可以提取出两钟对象，一种是代表显示的对象（Display），所以创建Display类来new出三个对象。 另一种是控制三者关系的对象（Clock）。 Display.java public class Display{private int limit=0;private int value=0;public Display(int limit){this.l…
2022/1/20 20:14:09 人评论 次浏览 -
Java—计时时钟（理解对象交互）
思路 分析时钟，我们可以提取出两钟对象，一种是代表显示的对象（Display），所以创建Display类来new出三个对象。 另一种是控制三者关系的对象（Clock）。 Display.java public class Display{private int limit=0;private int value=0;public Display(int limit){this.l…
2022/1/20 20:14:09 人评论 次浏览 -
STM32-时钟-时钟树-时钟初始化配置
1.STM32时钟STM32有5个时钟源：HSI、HSE、LSI、LSE、PLLHSI是高速内部时钟，RC振荡器，频率为16MHz，精度不高。可以直接作为系统时钟或者用作PLL时钟输入。HSE是高速外部时钟，可接石英/陶瓷谐振器，或者接外部时钟源，频率范围为4MHz~26MHz。LSI是低速内部时钟，RC振荡器…
2022/1/12 6:05:54 人评论 次浏览 -
STM32-时钟-时钟树-时钟初始化配置
1.STM32时钟STM32有5个时钟源：HSI、HSE、LSI、LSE、PLLHSI是高速内部时钟，RC振荡器，频率为16MHz，精度不高。可以直接作为系统时钟或者用作PLL时钟输入。HSE是高速外部时钟，可接石英/陶瓷谐振器，或者接外部时钟源，频率范围为4MHz~26MHz。LSI是低速内部时钟，RC振荡器…
2022/1/12 6:05:54 人评论 次浏览 -
ffplay源码分析4-音视频同步
4. 音视频同步 音视频同步的目的是为了使播放的声音和显示的画面保持一致。视频按帧播放，图像显示设备每次显示一帧画面，视频播放速度由帧率确定，帧率指示每秒显示多少帧；音频按采样点播放，声音播放设备每次播放一个采样点，声音播放速度由采样率确定，采样率指示每秒…
2022/1/2 1:09:28 人评论 次浏览 -
ffplay源码分析4-音视频同步
4. 音视频同步 音视频同步的目的是为了使播放的声音和显示的画面保持一致。视频按帧播放，图像显示设备每次显示一帧画面，视频播放速度由帧率确定，帧率指示每秒显示多少帧；音频按采样点播放，声音播放设备每次播放一个采样点，声音播放速度由采样率确定，采样率指示每秒…
2022/1/2 1:09:28 人评论 次浏览 -
（17）Verilog时钟与复位激励-基本语法（五）（第4天）
（17）Verilog时钟与复位激励-基本语法（五）（第4天） 1 文章目录 1）文章目录 2）FPGA初级课程介绍 3）FPGA初级课程架构 4）Verilog时钟与复位激励-基本语法（五）（第4天） 5）技术交流 6）参考资料 2 FPGA初级课程介绍 1）FPGA初级就业课程共100篇文章，目的是为了让…
2022/1/1 23:15:17 人评论 次浏览 -
（17）Verilog时钟与复位激励-基本语法（五）（第4天）
（17）Verilog时钟与复位激励-基本语法（五）（第4天） 1 文章目录 1）文章目录 2）FPGA初级课程介绍 3）FPGA初级课程架构 4）Verilog时钟与复位激励-基本语法（五）（第4天） 5）技术交流 6）参考资料 2 FPGA初级课程介绍 1）FPGA初级就业课程共100篇文章，目的是为了让…
2022/1/1 23:15:17 人评论 次浏览 -
异步FIFO设计
这篇文章是《Simulation and Synthesis Techniques for Asynchronous FIFO Designs》的一些总结。异步FIFO可以用于数据的跨时钟域传输，FIFO即First In First Out，先入先出。我的理解下FIFO就是一个暂存数据的memoryFull & Empty 数据从IN端进入从OUT端读出并且遵循…
2021/12/31 6:07:25 人评论 次浏览 -
异步FIFO设计
这篇文章是《Simulation and Synthesis Techniques for Asynchronous FIFO Designs》的一些总结。异步FIFO可以用于数据的跨时钟域传输，FIFO即First In First Out，先入先出。我的理解下FIFO就是一个暂存数据的memoryFull & Empty 数据从IN端进入从OUT端读出并且遵循…
2021/12/31 6:07:25 人评论 次浏览 -
canvas_08 数字时钟
效果图：1 <!DOCTYPE html>2 <html lang="en">3 4 <head>5 <meta charset="UTF-8">6 <meta http-equiv="X-UA-Compatible" content="IE=edge">7 <meta name="…
2021/12/27 6:08:55 人评论 次浏览 -
canvas_08 数字时钟
效果图：1 <!DOCTYPE html>2 <html lang="en">3 4 <head>5 <meta charset="UTF-8">6 <meta http-equiv="X-UA-Compatible" content="IE=edge">7 <meta name="…
2021/12/27 6:08:55 人评论 次浏览 -
JavaScript——制作一个页面电子时钟
题目：页面上有一个电子时钟，显示当前的年月日，时分秒，要求自动变化，双位显示，例如：九点九分九秒，显示为09:09:09 代码：<!DOCTYPE html> <html lang="en"><head><meta charset="UTF-8"><meta http-equiv="X-…
2021/12/26 14:07:12 人评论 次浏览
