搜索结果
查询Tags标签： RST，共有 30条记录-
lil9481 的 setup文件
// USER DEFINED SETTINGS // Set driver type, fonts to be loaded, pins used and SPI control method etc // // See the User_Setup_Select.h file if you wish to be able to define multiple // setups and then easily select wh…
2022/8/8 6:24:18 人评论 次浏览 -
【FPGA学习笔记】VL26 含有无关项的序列检测
描述请编写一个序列检测模块，检测输入信号a是否满足011XXX110序列（长度为9位数据，前三位是011，后三位是110，中间三位不做要求），当信号满足该序列，给出指示信号match。 程序的接口信号图如下： 程序的功能时序图如下：请使用Verilog HDL实现以上功能，并编写testbe…
2022/7/3 23:20:37 人评论 次浏览 -
状态机练习-基于MCP33131-10 与 LCD12864 （SPI串口）的 ADC电压显示
LCD12864用 的是SPI串口形式，接口信号简单，好久之前用过LCD12864做过实验，“LCD12864 液晶显示-汉字及自定义显示（串口）”，但现在拿之前的代码下载进去，压根就不正常，现在看之前写的代码，真的是没法入眼，很不规范。 时序： 在时钟的低电平中间发送数据 sck的时钟…
2022/4/30 6:14:55 人评论 次浏览 -
【D触发器】— 时序图
一个非阻塞赋值可以综合成一个D触发器module test_01 ( input clk, input rst_n, input in_01,output reg out_02 );always@(posedge clk or negedge rst_n)begin if(rst_n == 1b0) out_02 <= 1b0; else out_02 <= in_01;// 综合成D触发器endendmodule 测试文件`ti…
2022/4/20 23:20:50 人评论 次浏览 -
【编程技巧】— 优秀的编程思路
1.计数器的优秀编程思路always@(posedge clk or negedge rst_n)begin if(rst_n == 1b0)cnt <= MAX; else(cnt == MAX && flage == 1b1)cnt <= cnt + 1b1; elsecnt <= cnt; end2.检测信号的下降沿always@(posedge sclk)beginrx_r1 <= rs…
2022/4/11 20:42:30 人评论 次浏览 -
计数器阶段9 - 练习一
题目： 把时序画的具体点: 设计关键点： （1）、需用到两个计数器，计数器cnt0 用于产生1M的soic时钟计数，系统100M，产生1M，需计数100次； 计数器cnt1用于对bit位数进行计数，需发送12bit。 （2）、增加flag_add，用于标出需要计数的阶段。 （3）、 soic 在cnt1=0和cnt…
2022/3/19 23:30:59 人评论 次浏览 -
阶段2-计数器练习15
还是需两个计数器，一个变量Z，计数器加1条件改为 dout !=0，这样可以省点资源1 module cnt_test(2 clk,3 rst_n,4 en1,5 // en2,6 // en3,7 dout8 );9 10 input cl…
2022/2/19 23:42:34 人评论 次浏览 -
阶段二-计数器练习13
需用到两个计数器，cnt0计数器一轮的结束， cnt1计数循环3轮 需要三个变量x,y,z ，x: 是cnt0计数器的结束条件 ， y 是 dout变为0的条件， z 是dout要赋的值1 module cnt_test(2 clk,3 rst_n,4 en1,5 en…
2022/2/19 23:12:36 人评论 次浏览 -
计数器练习11
练习题目： 当收到en信号之后， a，隔1个时钟周期，dout输出4个高电平，然后 b，隔1个时钟周期，dout输出3个高电平，然后 c，隔1个时钟周期，dout输出2个高电平，然后 d，隔1个时钟周期，dout输出1个高电平，然后第一关键点，隔1隔时钟，dout输出 x 个高电平，需一个计数…
2022/2/9 23:17:08 人评论 次浏览 -
解决由于Turn off RST问题导致无法安装ubuntu
1、 进入win10系统， 按win+R，在运行窗口中输入msconfig.选择引导->引导选项->安全引导，打上勾并保存设置。 2、 重启电脑，快速按F2进入BIOS设置（不同电脑进入BIOS的快捷键可能不一样）。调整BIOS的SATA硬盘控制器的模式，由RAID改为AHCI。（RST使用的是RAID模式…
2022/1/24 7:04:15 人评论 次浏览 -
FPGA学习（2）-按键消抖
原理 对于机器开关，有抖动，在一般单片机设置时，直接检测后，如果监测到按键，然后延时，在检测，这是利用了单片机的系统结构，顺序执行。 而对于FPGA，思路：（假设按键按下表示低电平），高电平时，计数值一直为0，当检测到低电平，开始计数，在此期间，如果有任何高…
2022/1/12 23:03:58 人评论 次浏览 -
FPGA学习（2）-按键消抖
原理 对于机器开关，有抖动，在一般单片机设置时，直接检测后，如果监测到按键，然后延时，在检测，这是利用了单片机的系统结构，顺序执行。 而对于FPGA，思路：（假设按键按下表示低电平），高电平时，计数值一直为0，当检测到低电平，开始计数，在此期间，如果有任何高…
2022/1/12 23:03:58 人评论 次浏览 -
[LeetCode] 113. Path Sum II
Given the root of a binary tree and an integer targetSum, return all root-to-leaf paths where the sum of the node values in the path equals targetSum. Each path should be returned as a list of the node values, not node references. A root-to-leaf path …
2022/1/9 6:05:48 人评论 次浏览 -
[LeetCode] 113. Path Sum II
Given the root of a binary tree and an integer targetSum, return all root-to-leaf paths where the sum of the node values in the path equals targetSum. Each path should be returned as a list of the node values, not node references. A root-to-leaf path …
2022/1/9 6:05:48 人评论 次浏览 -
2021-12-04：滑动平均滤波器的verilog实现
https://blog.csdn.net/qq_36248682/article/details/105666864 最方便实现的求均值方法便是滑动平均滤波器，之所以称之为滤波器是因为该算法本身有一种保留低频分量、滤除高频分量的特性。 如3点滑动平均滤波器的输出y(n)=[x(n-2)+x(n-1)+x(n)]/3。滑动平均滤波器的频率…
2021/12/4 23:20:15 人评论 次浏览
