07-Vector-向量翻转
2022/1/27 23:07:06
本文主要是介绍07-Vector-向量翻转,对大家解决编程问题具有一定的参考价值,需要的程序猿们随着小编来一起学习吧!
Verilog HDL(HDLBits)
Verilog Language Basic
07-Vector-向量翻转
Given an 8-bit input vector [7:0], reverse its bit ordering.(将该向量翻转,第一位变最后一位,倒数第二变第二,以此类推)
module top_module( input [7:0] in, output [7:0] out ); /* integer i; always@(*) begin for(i = 0; i <= 7; i = i + 1) begin out[i] = in[7-i]; end end */ integer i; always@(*) begin for(i = 0;i <= 7;i = i+1) out[i] = in[7-i]; end endmodule
这篇关于07-Vector-向量翻转的文章就介绍到这儿,希望我们推荐的文章对大家有所帮助,也希望大家多多支持为之网!
- 2024-05-15PingCAP 黄东旭参与 CCF 秀湖会议,共探开源教育未来
- 2024-05-13PingCAP 戴涛:构建面向未来的金融核心系统
- 2024-05-09flutter3.x_macos桌面os实战
- 2024-05-09Rust中的并发性:Sync 和 Send Traits
- 2024-05-08使用Ollama和OpenWebUI在CPU上玩转Meta Llama3-8B
- 2024-05-08完工标准(DoD)与验收条件(AC)究竟有什么不同?
- 2024-05-084万 star 的 NocoDB 在 sealos 上一键起,轻松把数据库编程智能表格
- 2024-05-08Mac 版Stable Diffusion WebUI的安装
- 2024-05-08解锁CodeGeeX智能问答中3项独有的隐藏技能
- 2024-05-08RAG算法优化+新增代码仓库支持,CodeGeeX的@repo功能效果提升